Ez a cikk a digitális elektronikában használt különböző típusú flip flopokat mutatja be.
Az alapvető flip flopok a digitális elektronikában
Ez a cikk az olyan alapvető flip flop áramkörökkel foglalkozik, mint az S-R flip flop, a J-K flip flop, a D flip flop és a T flip flop az igazságtáblákkal és a megfelelő áramköri szimbólumokkal együtt.
A téma feldolgozása előtt fontos, hogy megismerje az alapokat. További információkért kattintson az alábbi linkekre.
KÉPZÉS : BOOLEAN LOGIKA
KÉPZÉS : LOGIKAI KAPUK
KÉPZÉS : FÉL ADDER ÉS TELJES ADDER
A flipflopok valójában a logikai kapuk egy alkalmazása. A Boole logika segítségével memóriát hozhatunk létre velük. A flip flopok a véletlen hozzáférésű memória legalapvetőbb ötletének is tekinthetők . Ha egy bizonyos bemeneti értéket adunk nekik, akkor emlékeznek és végrehajtják őket, ha a logikai kapukat helyesen tervezték. A flip flopok nagyobb alkalmazása segít a jobb elektronikus áramkörök tervezésében.
A flip flopok leggyakrabban használt alkalmazása egy visszacsatolási áramkör megvalósítása. Mivel a memória a visszacsatolás koncepciójára támaszkodik, a flip flopok felhasználhatók a tervezéshez.
A flip flopoknak főként négy típusa van, amelyeket az elektronikus áramkörökben használnak. Ezek a következők
- Az alap Flip Flop vagy S-R Flip Flop
- Delay Flip Flop
- J-K Flip Flop
- T Flip Flop
S-R Flip Flop
A SET-RESET flip flopot két NOR kapu és két NAND kapu segítségével tervezik. Ezeket a flip flopokat S-R Latch-nek is nevezik.
-
S-R Flip Flop NOR Gate használatával
Az ilyen flip flop tervezése két bemenetet tartalmaz, az úgynevezett SET és RESET . Két kimenet is van, a Q és a Q’. A diagram és az igazságtábla az alábbiakban látható.
A diagramból látható, hogy a flip flopnak főként négy állapota van. Ezek a következők
S=1, R=0-Q=1, Q’=0
Ezt az állapotot SET állapotnak is nevezik.
S=0, R=1-Q=0, Q’=1
Ezt az állapotot RESET állapotnak is nevezik.
Mindkét állapotban látható, hogy a kimenetek csak egymást kiegészítik, és hogy Q értéke követi S értékét.
S=0, R=0-Q & Q’ = Remember
Ha mind az S, mind az R értékét 0-ra kapcsoljuk, akkor az áramkör megjegyzi az S és R értékét az előző állapotukban.
S=1, R=1-Q=0, Q’=0
Ez egy érvénytelen állapot, mert mind a Q, mind a Q’ értéke 0. Egymást kellene kiegészíteniük. Normális esetben ezt az állapotot kerülni kell.
-
S-R Flip Flop NAND Gate használatával
A NAND Gate használatával készült S-R flip flop áramköre és igazságtáblája az alábbiakban látható.
A NOR Gate S-R flip flophoz hasonlóan ennek is négy állapota van. Ezek a következők
S=1, R=0-Q=0, Q’=1
Ezt az állapotot SET állapotnak is nevezik.
S=0, R=1-Q=1, Q’=0
Ezt az állapotot RESET állapotnak is nevezik.
Mindkét állapotban látható, hogy a kimenetek csak egymás komplementerei, és hogy a Q értéke követi az S komplementer értékét.
S=0, R=0-Q=1, & Q’ =1
Ha mind az S, mind az R értéke 0-ra vált, akkor ez egy érvénytelen állapot, mert a Q és a Q’ értékei is 1 értékűek. Ezeknek egymás kiegészítőinek kellene lenniük. Normális esetben ezt az állapotot kerülni kell.
S=1, R=1-Q & Q’= Emlékezz
Ha S és R mindkét értéke 1-re vált, akkor az áramkör emlékszik S és R előző állapotának értékére.
-
Clocked S-R Flip Flop
Azt is hívják Gated S-R flip flopnak.
A NOR és NAND kapukat használó S-R flip flopok problémája az érvénytelen állapot. Ez a probléma leküzdhető egy bistabil SR flip-flop használatával, amely képes megváltoztatni a kimeneteket, amikor bizonyos érvénytelen állapotok teljesülnek, függetlenül a Set vagy a Reset bemenetek állapotától. Ehhez egy órajeles S-R flip flopot tervezünk két AND kapu hozzáadásával egy alapvető NOR kapu flip flophoz. Az alábbiakban látható az áramköri diagram és az igazságtáblázat.
Az AND-kapu bemeneteire óraimpulzus érkezik. Ha az óraimpulzus értéke ‘0’, mindkét AND-kapu kimenete ‘0’ marad. Amint impulzust adunk, a CP értéke ‘1’-re változik. Ezáltal az S és R értékek áthaladnak a NOR Gate flip flopon. De amikor mind az S, mind az R értékek értékei ‘1’-re fordulnak, a CP HIGH értéke miatt mindkettő egy rövid pillanatra ‘0’-ra fordul. Amint az impulzus megszűnik, a flip flop állapota közbensővé válik. Így a két állapot bármelyikét előidézheti, és ez attól függ, hogy a flip-flop beállított vagy reset bemenete hosszabb ideig marad-e ‘1’, mint az impulzus végén a ‘0’-ra való átmenet. Így az érvénytelen állapotok kiküszöbölhetők.
D Flip Flop
A kapcsolási rajz és az igazságtáblázat az alábbiakban található.
A D flip flop tulajdonképpen a fent ismertetett órajeles SR flip-flop enyhe módosítása. Az ábrán látható, hogy a D bemenet az S bemenethez, a D bemenet komplementere pedig az R bemenethez csatlakozik. A D bemenet akkor kerül át a flip flopba, amikor a CP értéke “1”. Amikor a CP értéke HIGH, a flip flop a SET állapotba lép. Ha ‘0’, a flip flop a CLEAR állapotba lép.
A flip flop kiváltásáról többet megtudhat az alábbi linkre kattintva.
Nézze meg : A FLIP-FLOPOK TRIGGERÁLÁSA
Nézze meg : MASTER-SLAVE FLIP-FLOP KÖRKÉP
J-K Flip Flop
A J-K flip flop kapcsolási rajza és igazságtáblázata az alábbiakban látható.
A J-K flip flop az S-R flip flop módosításaként is definiálható. Az egyetlen különbség az, hogy a köztes állapot kifinomultabb és pontosabb, mint az S-R flip flopé.
A J és K bemenetek viselkedése megegyezik az S-R flip flop S és R bemeneteivel. A J betű a SET-et, a K betű pedig a CLEAR-t jelenti.
Amikor mind a J, mind a K bemenet HIGH állapotú, a flip-flop komplement állapotba kapcsol. Tehát Q = 1 érték esetén Q=0 állapotba, Q = 0 érték esetén pedig Q=1 állapotba kapcsol.
Az áramkör két 3 bemenetű AND-kaput tartalmaz. A flip flop Q kimenete visszajelzésként visszakerül az AND bemenetére más bemenetekkel együtt, mint a K és az óraimpulzus . Tehát, ha a CP értéke ‘1’, a flip flop CLEAR jelet kap, és azzal a feltétellel, hogy a Q értéke korábban 1 volt. Hasonlóképpen a flip flop Q’ kimenete visszajelzést kap az AND bemenetére más bemenetekkel együtt, mint például a J és az óraimpulzus . Tehát a kimenet SET lesz, amikor a CP értéke 1, csak akkor, ha a Q’ értéke korábban 1 volt.
A kimenet megismétlődhet az átmenetekben, miután J=K=1-re bókoltak a JK flip-flopban lévő visszacsatolási kapcsolat miatt. Ez elkerülhető a flip-flopon keresztüli terjedési késleltetésnél kisebb időtartam beállításával. Az impulzusszélesség korlátozása kiküszöbölhető master-slave vagy élvezérelt konstrukcióval.
T Flip Flop
Ez a J-K flip flop egy sokkal egyszerűbb változata. Mind a J, mind a K bemenet össze van kötve, ezért egybemenetű J-K flip flopnak is nevezik. Amikor óraimpulzust adunk a flip flopnak, a kimenet elkezd váltogatni. Itt is kiküszöbölhető az impulzusszélességre vonatkozó korlátozás master-slave vagy élvezérelt konstrukcióval. Nézze meg az alábbi áramkört és igazságtáblázatot.
